IN THE U.S. PATENT AND TRADEMARK OFFICE

Applicant(s):

ADACHI, Kaoru

Application No.:

Group:

Filed:

May 11, 2001

Examiner:

For:

INTEGRATED CIRCUIT AND METHOD OF CONTROLLING SAME

L E T T E R

Assistant Commissioner for Patents Box Patent Application Washington, D.C. 20231

May 11, 2001 0905-0259P-SP

Sir:

Under the provisions of 35 USC 119 and 37 CFR 1.55(a), the applicant hereby claims the right of priority based on the following application(s):

Country

Application No.

Filed

JAPAN

2000-137905

05/11/00

A certified copy of the above-noted application(s) is(are) attached hereto.

If necessary, the Commissioner is hereby authorized in this, concurrent, and future replies, to charge payment or credit any overpayment to deposit Account No. 02-2448 for any additional fees required under 37 C.F.R. 1.16 or under 37 C.F.R. 1.17; particularly, extension of time fees.

Respectfully submitted

BIRCH, STEWART KOLASENS

BIRCH, LLP

Ву

JOAN CASTELLANO Reg. No. 35,094

P. O. Box 747

Falls Church, Virginia 22040-0747

Attachment (703) 205-8000 /tf

ADACHI, Kaorus 5-11-01 # BSKB (703) 205-80995 0405-02548330

日本国特許庁 PATENT OFFICE

JAPANESE GOVERNMENT

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office.

出 願 年 月 日 Date of Application:

2000年 5月11日

出 願 番 号 Application Number:

特願2000-137905

出 願 人 Applicant (s):


富士写真フイルム株式会社

2001年 3月16日

特許庁長官 Commissioner, Patent Office







特2000-137905

【書類名】

特許願

【整理番号】

00037

【提出日】

平成12年 5月11日

【あて先】

特許庁長官殿

【国際特許分類】

G06F 13/40

【発明の名称】

集積回路およびその制御方法

【発明者】

【住所又は居所】

埼玉県朝霞市泉水三丁目11番46号 富士写真フイル

ム株式会社内

【氏名】

足立 薫

【特許出願人】

【識別番号】

000005201

【氏名又は名称】

富士写真フイルム株式会社

【代理人】

【識別番号】

100080322

【弁理士】

【氏名又は名称】

牛久 健司

【選任した代理人】

【識別番号】

100104651

【弁理士】

【氏名又は名称】 井上 正

【連絡先】

03-3593-2401

【手数料の表示】

【予納台帳番号】

006932

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

特2000-137905

【包括委任状番号】 9800030

【包括委任状番号】 9800031

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 集積回路およびその制御方法

【特許請求の範囲】

【請求項1】 高速アクセス用のディバイスと低速アクセス用のディバイスとこれらのディバイスへのデータ転送を制御する制御回路とが、上記高速アクセス用のディバイスへのデータ転送が優先となるように、共通バスにより接続されており、

上記高速アクセス用のディバイスと上記低速アクセス用のディバイスとの間の バス接続をオン、オフ制御するスイッチ回路、および

上記高速アクセス用のディバイスにデータを転送するときにオフし、上記低速 アクセス用のディバイスにデータを転送するときにオンするように上記スイッチ 回路を制御する制御回路、

を備えた集積回路。

【請求項2】 上記高速アクセス用のディバイスと上記低速アクセス用のディバイスを含む複数のディバイスが、アクセス速度の速い順にデータ転送を優先するように共通バスにより接続されており、

上記スイッチ回路が、上記複数のディバイスのうち互いに隣接するディバイス 間のバス接続をオン、オフするものであり、

上記スイッチ制御回路が、上位のアクセス速度をもつディバイス回路へのアクセスが可能となるように、順に上記スイッチ回路をオンするものである、

請求項1に記載の集積回路。

【請求項3】 上記高速アクセス用のディバイス、上記低速アクセス用のディバイスおよび上記スイッチ制御回路がそれぞれクロック・パルスに同期して動作するものであり、

上記スイッチ制御回路のオン後一定時間経過後にデータの転送を許可する信号 を上記クロック・パルスに同期して出力する出力回路をさらに備えている、請求 項1に記載の集積回路。

【請求項4】 上記出力回路から出力されるデータ転送許可信号の出力タイミ

ングが、上記ディバイスのアクセス速度に応じて異なるものである、請求項3に 記載の集積回路。

【請求項5】 上記クロック・パルスの周期がアクセスすべきディバイスのアクセス速度に応じて変わるものである、請求項3に記載の集積回路。

【請求項6】 高速アクセス用のディバイスと低速アクセス用のディバイスとこれらのディバイスへのデータ転送を制御する制御回路とが、上記高速アクセス用のディバイスへのデータ転送が優先となるように、共通バスにより接続されている集積回路の制御方法であって、

上記高速アクセス用のディバイスと上記低速アクセス用のディバイスとの間の バス接続をオン、オフ制御するスイッチ回路を設け、

上記高速アクセス用のディバイスにデータを転送するときにオフし、上記低速 アクセス用のディバイスにデータを転送するときにオンするように上記スイッチ 回路を制御する、

集積回路の制御方法。

【発明の詳細な説明】

[0001]

【技術分野】

この発明は、高速アクセス用のディバイスと低速アクセス用のディバイスとが 共通バスにより接続されている集積回路およびその制御方法に関する。

[0002]

【発明の背景】

ディジタル回路を構築する場合、1本の共通バスに複数のディバイスが接続される。1本の共通バスを通して複数のディバイスへのデータ転送が行われる。

[0003]

データ転送速度を上げるためには、動作クロック・パルスの周波数を上げる必要がある。しかしながら、バスの容量性負荷の影響などにより動作クロック・パルスの周波数には上限がある。バスの特性を改善するためにバスに使用される素材を変えることが考えられるが、コスト・アップとなってしまう。また、バスが長い場合に、動作クロック・パルスの周波数を上げて高速で動作させると、動作

が不安定となる。

[0004]

【発明の開示】

この発明は、バスが長くなっても高速に、かつ安定に集積回路を動作させることを目的とする。

[0005]

この発明による集積回路は、高速アクセス用のディバイスと低速アクセス用のディバイスとこれらのディバイスへのデータ転送を制御する制御回路とが、上記高速アクセス用のディバイスへのデータ転送が優先となるように、共通バスにより接続されており、上記高速アクセス用のディバイスと上記低速アクセス用のディバイスとの間のバス接続をオン、オフ制御するスイッチ回路、および上記高速アクセス用のディバイスにデータを転送するときにオフし、上記低速アクセス用のディバイスにデータを転送するときにオフし、上記低速アクセス用のディバイスにデータを転送するときにオンするように上記スイッチ回路を制御する制御回路を備えていることを特徴とする。

[0006]

この発明は、上記集積回路に適した制御方法も提供している。すなわち、この方法は、高速アクセス用のディバイスと低速アクセス用のディバイスとこれらのディバイスへのデータ転送を制御する制御回路とが、上記高速アクセス用のディバイスへのデータ転送が優先となるように、共通バスにより接続されている集積回路の制御方法であって、上記高速アクセス用のディバイスと上記低速アクセス用のディバイスとの間のバス接続をオン、オフ制御するスイッチ回路を設け、上記高速アクセス用のディバイスにデータを転送するときにオフし、上記低速アクセス用のディバイスにデータを転送するときにオフし、上記低速アクセス用のディバイスにデータを転送するときにオンするように上記スイッチ回路を制御するものである。

[0007]

この発明によると、高速アクセス用のディバイスと低速アクセス用のディバイスとこれらのディバイスへのデータ転送を制御する制御回路とが、上記高速アクセス用のディバイスへのデータ転送が優先となるように、共通バスにより接続されている。上記高速アクセス用のディバイスと上記低速アクセス用のディバイス

との間には、バス接続をオン、オフ制御するスイッチ回路が設けられており、上 記高速アクセス用のディバイスにデータを転送するときにオフし、上記低速アク セス用のディバイスにデータを転送するときにオンするように上記スイッチ回路 が制御される。

[0008]

上記高速アクセス用のディバイスにデータを転送するときには、上記スイッチ 回路はオフとなるので、上記低速アクセス用のディバイスは上記共通バスから切 り離される。上記共通バスの長さが実質的に短くなるので、高速に動作させても 安定した動作が可能となる。

[0009]

上記高速アクセス用のディバイスと上記低速アクセス用のディバイスを含む複数のディバイスが、アクセス速度の速い順にデータ転送を優先するように共通バスにより接続されている集積回路にも適用することができる。この場合には、上記スイッチ回路が、上記複数のディバイスのうち互いに隣接するディバイス間のバス接続をオン、オフするものとなろう。また、上記スイッチ制御回路が、上位のアクセス速度をもつディバイス回路へのアクセスが可能となるように、順に上記スイッチ回路をオンするものとなろう。

[0010]

上記高速アクセス用のディバイス、上記低速アクセス用のディバイスおよび上記スイッチ制御回路がそれぞれクロック・パルスに同期して動作するときには、 上記スイッチ制御回路のオン後一定時間経過後にデータの転送を許可する信号を 上記クロック・パルスに同期して出力する出力回路をさらに備えることが好ましい。

[0011]

データ転送許可信号が出力されることにより、上記高速アクセス用のディバイスへのデータ転送が終了し、上記共通バスが開放されたことが分かる。上記低速アクセス用のディバイスへのデータ転送ができるようになる。

[0012]

上記出力回路から出力されるデータ転送許可信号の出力タイミングは、上記デ

ィバイスのアクセス速度に応じて、アクセス速度が遅いほど遅くなるように、異なるようになろう。

[0013]

また、上記クロック・パルスの周期がアクセスすべきディバイスのアクセス速度に応じて変わるものであってもよい。ディバイスのアクセス速度に対応して動作できる。

[0014]

【実施例の説明】

図1は、この発明の実施例による集積回路の電気的構成を示すブロック図である。

[0015]

CPU10には、アドレス・データを転送するための共通のアドレス・バス、制御データを転送するための共通の制御バスおよび画像などの情報を表すデータを転送するための共通の転送データ・バスが接続されている。

[0016]

これらのアドレス・バス、制御バスおよび転送データ・バスには、キャッシュ・メモリ11、DRAM (Dynamic Random Access Memory) 12およびA/D (アナログ/ディジタル) 変換回路13が接続されている。DRAM12とCPU10との間のアドレス・バス、制御バスおよび転送データ・バスには、MOS (Metal Oxide Semiconductor) トランジスタからなるスイッチS11, S12およびS13が接続されている。また、DRAM12とA/D変換回路13との間のアドレス・バス、制御バスおよび転送データ・バスには、MOSトランジスタからなるスイッチS21, S22およびS23が接続されている。CPU10とA/D変換回路13との間のアドレス・バス、制御バスおよび転送データ・バスには、スイッチS11, S12およびS13ならびにS21, S22およびS23が接続されていることとなる。CPU10とキャッシュ・メモリ11との間のアドレス・バス、制御バスおよび転送データ・バスにはスイッチは設けられていない。

[0017]

キャッシュ・メモリ11、DRAM12およびA/D変換回路13のうち、最も高速

度で動作するのはキャッシュ・メモリ11であり、次に高速度で動作するものはDRAM12であり、最も低速度で動作するものはA/D変換回路13である。したがって、高速度で動作する順にCPU10によるデータ転送が優先されるようにアドレス・バス、制御バスおよび転送データ・バスにキャッシュ・メモリ11、DRAM12およびA/D変換回路13が接続されているということができる。

[0018]

CPU10によって制御されるデコーダ15が含まれている。このデコーダ15から第1のスイッチ制御信号および第2のスイッチ制御信号が出力される。第1のスイッチ制御信号は、スイッチS11, S12およびS13のゲート端子に与えられる。第2のスイッチ制御信号は、スイッチS21, S22およびS23のゲート端子に与えられる。

[0019]

第1のスイッチ制御信号がHレベルとなることにより、スイッチS11, S12およびS13がオンし、CPU10とDRAM12とがバス接続されることとなる。第1のスイッチ制御信号がLレベルとなることにより、スイッチS11, S12およびS13がオフし、DRAM12はCPU10から切り離されることとなる(バスの切断。A/D変換回路13もCPU10から切り離されることとなる)。

[0020]

第2のスイッチ制御信号がHレベルとなることにより、スイッチS21, S22およびS23がオンし、スイッチS11, S12およびS13がオンであれば、CPU10とA/D変換回路13とがバス接続されることとなる。第2のスイッチ制御信号がLレベルとなることにより、スイッチS21, S22およびS23がオフし、A/D変換回路13はCPU10から切り離されることととなる。

[0021]

図2は、図1に示す回路の動作を示すタイム・チャートの一例である。

[0022]

図2において、クロック・パルスは、クロック・パルス発生回路(図示略)から出力されるものである。クロック・パルスは、CPU10、キャッシュ・メモリ11、DRAM12、A/D変換回路13およびデコーダ15のすべての回路に与えられ

る。このクロック・パルスの周期t1は、時間にかかわらず一定である。

[0023]

バス・スタート信号およびデータ・コンプリート信号はそれぞれ、制御バスを流れる制御信号である。バス・スタート信号は、バスの使用を開始することを示す信号であり、Lレベルとなることによりバスの使用を開始することを示す。データ・コンプリート信号は、データの転送が可能であることとデータの転送の終了とを示す。データ・コンプリート信号がLレベルのときにデータの転送が可能である。データ・コンプリート信号がHレベルに立ち上がるとデータの転送が終了したことを示す。

[0024]

時刻 t 14までの間は、第 1 のスイッチ制御信号は、L レベルであり、スイッチ S 11, S 12および S 13はすべてオフとされている。D R AM 12および A / D 変換 回路 13は、C P U 10 からは切り離されており、C P U 10 からはキャッシュ・メモ U 11 へのアクセスのみができる。

[0025]

時刻 t 11においてバス・スタート信号がLレベルに立ち下がる。時刻 t 11において、データ・コンプリート信号はLレベルとなっており、データの転送が可能である。CPU10から転送データおよびアドレス・データが出力され、アドレス・データによって規定されるキャッシュ・メモリ11のアドレスに転送データが書き込まれる。時刻 t 12および t 13においても同様に、データ転送が可能であり、キャッシュ・メモリ11にデータが書き込まれる。

[0026]

時刻 t 14までの間は、第1のスイッチ制御信号はLレベルであり、スイッチ S 11、 S 12および S 13はオフとされているので、バスの長さが実質的に短くなっている。高速転送が安定する。バスの容量性負荷および抵抗性負荷は小さいので、データを高速転送できる。

[0027]

時刻 t 14となると、バス・スタート信号が L レベルに立ち下がり、デコーダ15から出力される第1のスイッチ制御信号がHレベルとなる。スイッチ S11, S12

およびS13がオンとなり、CPU10とDRAM12とがバス接続されることとなる。CPU10によるDRAM12へのアクセスが可能となる。

[0028]

スイッチ S 11, S 12および S 13がオンとなる時間を確保するために、データ・コンプリート信号は時刻 t 14から 2 クロック・パルス経過後のときの時刻 t 15において L レベルとなるように制御される。

[0029]

CPU10によるDRAM12へのデータ転送が可能となり、アドレス・データに よって指定されるDRAM12のアドレスにデータが書き込まれる。

[0030]

時刻 t 16となると、バス・スタート信号がLレベルに立ち下がり、デコーダ15 から出力される第2のスイッチ制御信号がHレベルとなる。スイッチ S 21, S 22 および S 23がオンとなり、C P U 10と D R A M 12と A / D 変換回路 13とがバス接続されることとなる。C P U 10による A / D 変換回路 13へのアクセスが可能となる。

[0031]

この場合もスイッチ S 21, S 22および S 23がオンとなる時間を確保するためにデータ・コンプリート信号は時刻 t 16から 3 クロック・パルス経過後のときの時刻 t 17において L レベルとなるように制御される。

[0032]

CPU10によるA/D変換回路13へのデータ転送が可能となり、アナログ/ディジタル変換処理が行われる。

[0033]

図3は、他の実施例を示すもので、図1に示す回路の動作を示すタイム・チャートである。

[0034]

時刻 t 21までは、キャッシュ・メモリ11へのアクセスが可能であり、時刻 t 22 となるとキャッシュ・メモリ11およびDRAM12へのアクセスが可能となり、時 刻 t 23となるとキャッシュ・メモリ11、DRAM12およびA/D変換回路13への アクセスが可能となるのは図2に示す動作と同様である。

[0035]

図3に示す動作では、クロック・パルスは、時刻 t 21までの間と時刻 t 21から時刻 t 22までの間と時刻 t 22から時刻 t 23までの間において周期が異なる。時刻 t 21までの間は、高速度でアクセスされるから、それに応じて周期 t 1 が短い高速クロック・パルスが発生し、そのクロック・パルスに応じて動作する。時刻 t 21から時刻 t 22までの間は、中速度でアクセスされるから、周期 t 2 が周期 t 1 よりも少し長いクロック・パルスが発生する。時刻 t 22から時刻 t 23までの間は、低速度でアクセスされるから、周期 t 3 が最も長いクロック・パルスが発生する。

[0036]

このようなクロック・パルスは、分周回路、PLL (Phase Locked Loop) 回路を用いて周波数を変えることができる、いわゆるクロック・ギアを用いて生成することができる。

[0037]

図3に示す場合には、時刻 t 21および時刻 t 23からそれぞれ 1 クロック・パルス遅延したときにデータ・コンプリート信号がL レベルとなるように制御される。これにより、スイッチ S 11 、S 12 および S 13 ならびに S 14 ならびに S 14 ない S 14

【図面の簡単な説明】

【図1】

集積回路の電気的構成を示すブロック図である。

【図2】

集積回路の動作タイム・チャートである。

【図3】

集積回路の動作タイム・チャートである。

【符号の説明】

10 CPU(制御回路, 出力回路)


特2000-137905

- 11 キャッシュ・メモリ (高速アクセス用ディバイス)
- 12 DRAM (中速アクセス用ディバイス)
- 13 A/D変換回路(低速アクセス用ディバイス)
- 15 デコーダ
- S11, S12, S13, S21, S22, S23 スイッチ


【書類名】

図面


【図1】



【図2】



【図3】



【書類名】 要約書

【要約】

【目的】 バス接続された回路を安定かつ高速に動作させる。

【構成】 アドレス・バス、制御バスおよび転送データ・バスによってCPU 10に高速アクセス用のキャッシュ・メモリ11および中速アクセス用のDRAM12 を接続する。キャッシュ・メモリ11とDRAM12との間のバスにはスイッチS11, S12およびS13を設ける。高速アクセス時にはスイッチS11, S12およびS13をオフにする。実質的にバスの長さが短くなるので、安定してキャッシュ・メモリ11に高速アクセスが可能となる。DRAM12にアクセスするときにはスイッチS11, S12およびS13をオンにする。

【選択図】 図1

出願人履歴情報

識別番号

[000005201]

1. 変更年月日

1990年 8月14日

[変更理由]

新規登録

住 所

神奈川県南足柄市中沼210番地

氏 名

富士写真フイルム株式会社